vdec2pc汎用インタフェースの設計と試作 のバックアップ差分(No.2)

  • 追加された行はこの色です。
  • 削除された行はこの色です。
 [[アセンブリレベル合成による設計環境の作成]]
 
 [[研究テーマ]]
 
 
 アセンブリレベル合成ツールは、MeRLで開発したアセンブリ言語からHDL（ハードウエア記述言語）記述を自動生成するCADツールです。この特許は、2006年度パテント・オブ・ザ・イヤーを受賞しています。実用化のためには、まだ、性能評価が不十分で、Bach-C, Handel-Cなど他社製品との性能比較を行いたいと思います。また、SystemVerilog, System-Cなどの他言語との違いも明確にする必要があります。
 VDECで試作したチップをPCにUSB接続してWindowsアプリケーションから制御するためのボードと開発環境を製作します。このボードを用いてVDECチップの動作確認だけでなくWindowsと連動したアプリケーションを簡単に開発できる環境を用意したいと考えています。
 
 また、このツールを広くユーザに使用してもらうために、C言語やBASICなどの高位言語から合成可能なHDL記述を得るまでの開発環境を整えること、チュートリアルおよびヘルプの整備、無料配布のための機能制限バージョンの開発、VDECでの講習会を実施したいと考えています。協力してくれる人を求めます。
 VDECのチップは、いろいろなサイズやピン数があるため、どのチップにも対応するためには工夫が必要です。実現方法は今後の課題ですが、高速動作を要求するアプリケーションは対象外とするなら、安価なFPGAボードを用いてこれを解決するのが手っ取り早いかもしれません。デモ用チップの開発〜ボードおよびFPGAの設計・開発〜ファームウエアの開発〜Windowsアプリの開発まで全部やってみたい人向きのテーマです。