SystemVerilog への添付